2023年7月31日
大分県ＬＳＩクラスター形成推進会議
会員の皆様へ
イノベーション部会
部会長 野尻 裕明
”リスキリングのためのディジタル回路設計講座（基礎編及び検証編）”
「ＦＰＧＡで始めるＨＤＬ回路設計」開催のご案内
大分県ＬＳＩクラスター形成推進会議では、毎回好評頂いております各種技術セミナーの
一環として上記講座を大分高専にて実習形式で開催します。
ハードウェア記述言語 (HDL: Hardware Description Language) を用いたディジタル回路
設計の技術を身につける講座です。HDLの1実装であるVHDLを用いて，論理演算器などのハ
ードウェアを記述し，学習用FPGAボード上で動作確認や検証を行う方法を、「基礎編」と
「検証編」の2日間で学びます。本講座により、VHDLによる簡単な組み合わせ回路の記述が
できることや、基本的な順序回路を記述できること及び制御回路の記述やシミュレータを
用いた動作検証を行うことができることを目標にしています。
ご参加を希望される場合は、下部の参加申込書に必要事項を記載の上、メールにご返信
またはＦＡＸいただきますようお願い申し上げます。
【開催日時】 ２日間のコースです。
基礎編： 令和5年8月23日（水） 9:30～16:30
検証編： 令和5年8月24日（木） 9:30～16:30
（受付はどちらも 9:00～ 上記には昼食・休憩を含みます）
【開催場所】 大分工業高等専門学校 総合情報センター 情報融合実験室
〒870-0152 大分県大分市大字牧1666番地
【講師】 大分工業高等専門学校 情報工学科 講師 井上 優良 氏
【次第概略】
基礎編 ：ディジタル回路の基本、HDLによる回路設計の基本、HDLによる順序回路の設計
検証編 ：HDLによるカウンタの設計、HDLによるステートマシンを用いた制御器の設計、
シミュレータを用いた動作検証
【募集人数】 １０名程度 申込が多い場合は調整させていただくことがございます。
【参加対象者】 ＬＳＩクラスター会員に所属する、技術担当者 等。
【締め切り】 令和5年8月17日（木）午前中
費用その他：本講座は無料です。昼食は各自ご準備ください。
【問い合わせ先／申込先】
大分県LSIクラスター形成推進会議 事務局 担当：平沖／佐藤／後藤
TEL/FAX： 097-596-7179 eメール： oita-lsi@columbus.or.jp
